|
|
|
Kto jest w sklepie?
Sklep przegląda 5902 gości |
|
Kategorie
|
|
Informacje
|
|
Polecamy
|
|
|
 |
|
|
Dla tego produktu nie napisano jeszcze recenzji!
 ;
Dokładna dokumentacja, pomogła w szybkiej naprawie telewizora. Dziękuję!
 ;
jedyne do czego mogę mieć zastrzeżenie to jakość zdjęć zawartych w przesłanej instrukcji serwisowej ponieważ są fatalnej jakości, praktycznie nieczytelne. tak poza tym jestem zadowolony to jest to czego szukałem.
;
Wszystko w porządku.
Instrukcja czytelna i kompletna.
Dziękuję.
all right!
thank you.
;
Bardzo dobra instrukcja. Zawiera wszystko co potrzeba, polecam!
;
Instrukcja jest OK. Schematy czytelne, opisane niektóre procedury.
Pin No.
51 52 53 I I I
Pin Name AVDD1 FSEL TMOD1 TMOD2 FLAG (NC) ] FCLK (NC)
EXTO-2
I
I/o
I \ I I I
Description powersupplyformdogcircuit(foraudiooutput). InputnoisefilterON/OWswitcting.L:ON.H:OW. Terminalmodeswitchinginputl.Normally:L. Terminalmodeswitchinginput2,Normally:L. Flag signal output. (Not connected) ] Cwstal frame clock signal output (fFCLK=7.35kHz). (Not connected) Expansion input I output port 0-2. Digital audio interface output signal. (Not connected) Microcomputer command clock signal input (latch data at rising edge). Microcomputer command data signal input. I Microcomputer command load signal input. L: Load Input sub code block clock signal (fBLKCK = 75kHz) / Input SYNC signal for CDTEXT (fDQSY = 300kHz). 1 I 1 1 I I
I\
~I ] I o ]O
I/o
54 55 56
57-59
I
60 61 62 63 64
65
TX (NC) MCLK MDATA I MLD BLKCK
SQCK
o 1 I II I
I
Input clock for sub code Q register. Output sub code Q data. Input mute. H: Mute. Output status signal (CRC,RESY,CLVS,NTI�STOP,SQOK,FLAG6,SENSE,NFLOCK, NTLOCK,BSSEL,SUBQDATA,CDTEXT DATA,ANT-SHOCK READ OUT DATA.
66 67 68 69
70
SUBQ DMUTB STAT NRST CSEL \ PMCK (NC) SMCK SUBC (NC) SBCK NCLDCK (NC) NTEST xl
x2
o
I
o
I I ]O I
Input reset. L: Reset. Test terminal. Normally: L. 88.2kHz clock signal output. (Not connected) 4.2336MHz clock signal output. Output sub code serial. (Not connected) Input clock for subcode serial. Sub code frame clock signal output ( fCLDCK = 7.35kHz). (Not connected) Test terminal. Normally: H. Crystal oscillator circuit input terminal (f= 16.9344MHz). Crystal oscillator circuit output terminal (f= 16.9344MHz). Power supply for digital circuit. Ground for digital circuit. I
71
72
o o
I
73 74 75 76 77 78 79 80
o
I I
o
DVDD1 DVSS1
-27-
|
|
|
> |
|
